10月16日消息，近日，上海合见工业软件集团有限公司（简称“合见工软”）宣布推出一系列EDA与IP产品，包括测试向量自动生成工具、全场景验证硬件系统、虚拟原型工具套件、PCIe Gen5 IP解决方案、电子系统研发管理平台。其中，UniVista Tespert ATPG为合见工软拥有自主知识产权的商用级、高效测试向量自动生成工具，可帮助工程师在进行大规模SoC集成电路设计中实现可测性设计（DFT），以降低测试成本，提升芯片质量和良率，缩短芯片设计周期，助力集成电路测试快速签核，应对复杂集成电路架构带来的挑战
10月16日消息，近日，上海合见工业软件集团有限公司（简称“合见工软”）宣布推出一系列EDA与IP产品，包括测试向量自动生成工具、全场景验证硬件系统、虚拟原型工具套件、PCIe Gen5 IP解决方案、电子系统研发管理平台。
其中，UniVista Tespert ATPG为合见工软拥有自主知识产权的商用级、高效测试向量自动生成工具，可帮助工程师在进行大规模SoC集成电路设计中实现可测性设计（DFT），以降低测试成本，提升芯片质量和良率，缩短芯片设计周期，助力集成电路测试快速签核，应对复杂集成电路架构带来的挑战。
UniVista Unified Verification Hardware System（简称“UVHS”）为全新商用级、高性能、全场景验证硬件系统，可更好地解决大规模数字芯片功能验证流程中所面对的仿真性能、设计启动效率和复杂多任务场景的挑战。UVHS是创新的高性能、大容量全场景验证专用硬件加速平台，集成了自主研发的全流程时序驱动的智能编译软件UVHS Compiler，可以在单一验证EDA系统中以不同运行模式，来应对复杂多样的SoC软硬件验证任务所带来的全场景要求。目前该产品已在多家客户的主流大芯片项目中成功完成超过60亿门设计规模的实际商业化部署，并实现成功流片迭代。
合见工软还发布了虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace，包括系统级原型设计工具V-Builder和虚拟原型仿真环境vSpace。该套件平台作为合见工软芯片到系统（Silicon to System）全场景验证解决方案的重要组合之一，可以帮助用户在芯片与整机系统设计过程中更早开始进行软件开发、架构探索与软件功能调试，实现软硬件协同设计与验证，提高开发效率，缩短产品上市时间。
此外，合见工软推出首款自主知识产权的PCIe Gen5完整解决方案——UniVista PCIe Gen5 IP，支持多应用、多模式，拥有优秀的商用级高带宽、高可靠、低延迟、低功耗特性，可更好地解决芯片设计中对IO带宽的挑战。UniVista PCIe Gen5 IP解决方案包括合见工软自主自研的PCIe Gen5 Controller 与合作方的32G Serdes，支持多种配置，可广泛应用在高性能计算HPC、人工智能AI、存储Storage、PCIe Switch/Retimer等多类芯片设计中，该IP现已成功应用在客户芯片中。
全新一代UniVista EDMPro电子系统研发管理平台也正式发布。与前一代电子数据管理平台EDMPro相比，本次新一代版本在多个组件上进行了技术创新与迭代，包括新一代EDMPro RMS资源库管理系统、新一代EDMPro ERS电子设计评审系统以及新一代EDMPro ERC电子设计自动化检查系统。
声明：本文内容来源自网络，文字、图片等素材版权属于原作者，平台转载素材出于传递更多信息，文章内容仅供参考与学习，切勿作为商业目的使用。如果侵害了您的合法权益，请您及时与我们联系，我们会在第一时间进行处理！我们尊重版权，也致力于保护版权，站搜网感谢您的分享！(Email:[email protected])
